



PATENT  
ATTORNEY DOCKET NO.: 040894-5945

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of:	)	
	)	
Toshio TAKIGUCHI	)	
	)	
Application No.: 10/628,474	)	Group Art Unit: Unassigned
	)	
Filed: July 29, 2003	)	Examiner: Unassigned
	)	
For: MEMORY CHIP, PROCESS CARTRIDGE	)	
AND IMAGE FORMING APPARATUS	)	

Commissioner for Patents  
Arlington, VA 22202

**CLAIM FOR PRIORITY**

Under the provisions of 35 U.S.C. §119, Applicants' hereby claim the benefit of the filing date of **Japanese** Patent Application No. 2002-371562 filed December 24, 2002 for the above-identified United States Patent Application.

In support of Applicants' claim for priority, filed herewith is a certified copy of the Japan application.

Respectfully submitted,

**MORGAN, LEWIS & BOCKIUS LLP**

Robert J. Goodell  
Reg. No. 41,040

Dated: October 2, 2003

**MORGAN, LEWIS & BOCKIUS LLP**  
1111 Pennsylvania Avenue, N.W.  
Washington, D.C. 20004  
(202)739-3000

日本国特許庁  
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 2002年12月24日  
Date of Application:


出願番号 特願2002-371562  
Application Number:  
[ST. 10/C]: [JP 2002-371562]

出願人 富士ゼロックス株式会社  
Applicant(s):

2003年 9月10日

特許庁長官  
Commissioner,  
Japan Patent Office

今井康夫



出証番号 出証特2003-3074199

【書類名】 特許願

【整理番号】 FE02-01844

【提出日】 平成14年12月24日

【あて先】 特許庁長官殿

【国際特許分類】 G03G 21/18

【発明者】

    【住所又は居所】 新潟県柏崎市安田田尻工業団地 7 5 4 6 番地 新潟富士  
                                ゼロックス製造株式会社内

    【氏名】 滝口 俊央

【特許出願人】

    【識別番号】 000005496

    【氏名又は名称】 富士ゼロックス株式会社

【代理人】

    【識別番号】 110000039

    【氏名又は名称】 特許業務法人 アイ・ピー・エス

    【代表者】 早川 明

    【電話番号】 045-228-0131

【手数料の表示】

    【予納台帳番号】 132839

    【納付金額】 21,000円

【提出物件の目録】

    【物件名】 明細書 1

    【物件名】 図面 1

    【物件名】 要約書 1

    【包括委任状番号】 0105604

【ブルーフの要否】 要

【書類名】 明細書

【発明の名称】 メモリチップ、プロセスカートリッジ及び画像形成装置

【特許請求の範囲】

【請求項 1】 ユニットに取付けられるメモリチップであって、記憶機能を有する電子デバイスと、この電子デバイスを覆うカバーと、このカバーを前記ユニットの外側からは実質的に取外し不可とする固定手段とを具備することを特徴とするメモリチップ。

【請求項 2】 前記電子デバイスは、通信機能を有することを特徴とする請求項 1 記載のメモリチップ。

【請求項 3】 前記固定手段は、弾性爪を有し、この弾性爪を前記ユニットに係止することにより、固定することを特徴とする請求項 1 又は 2 記載のメモリチップ。

【請求項 4】 前記カバーの内側にベースが固定され、このベースに前記弾性爪が設けられていることを特徴とする請求項 3 記載のメモリチップ。

【請求項 5】 前記カバーは、前記ユニットと同一材料からなることを特徴とする請求項 1 乃至 4 記載のメモリチップ。

【請求項 6】 前記カバーは、前記ユニットと同一色であることを特徴とする請求項 1 乃至 5 記載のメモリチップ。

【請求項 7】 前記ユニットは、凹部を有し、この凹部に前記カバーが嵌合し、陥没するように固定されることを特徴とする請求項 1 乃至 6 記載のメモリチップ。

【請求項 8】 前記電子デバイスは、電子デバイス支持体に支持され、この電子デバイス支持体が前記カバーの内側に固定されていることを特徴とする請求項 1 乃至 7 記載のメモリチップ。

【請求項 9】 前記電子デバイス支持体は、アンテナを有することを特徴とする請求項 1 乃至 8 記載のメモリチップ。

【請求項 10】 前記ユニットは、少なくとも像担持体を有するプロセスカートリッジであることを特徴とする請求項 1 乃至 9 記載のメモリチップ。

【請求項 11】 画像形成装置本体に着脱自在に取付けられ、少なくとも像担持

体を有するプロセスカートリッジであって、プロセスカートリッジ本体と、このプロセスカートリッジ本体に取付けられたメモリチップとを有し、このメモリチップは、記憶機能を有する電子デバイスと、この電子デバイスを覆うカバーと、このカバーを前記ユニットの外側からは実質的に取外し不可とする固定手段とを具備することを特徴とするプロセスカートリッジ。

【請求項 1 2】 画像形成装置本体と、この画像形成装置本体に着脱自在に設けられ、少なくとも像担持体を有するプロセスカートリッジとを有し、このプロセスカートリッジは、記憶機能を有する電子デバイスと、この電子デバイスを覆うカバーと、このカバーを前記ユニットの外側からは実質的に取外し不可とする固定手段とを有するメモリチップを具備することを特徴とする画像形成装置。

【発明の詳細な説明】

【0 0 0 1】

【発明の属する技術分野】

本発明は、ユニットに取付けられるメモリチップ、このメモリチップを有するプロセスカートリッジ及びこれを有する電子写真方式等の画像形成装置に関するものである。

【0 0 0 2】

【従来の技術】 例えば画像形成装置本体に、着脱可能なプロセスカートリッジにおいて、プロセスカートリッジに固有の情報を画像形成装置本体に出力し、画像形成装置本体から出力される情報を記憶するため、I C ソケットとコネクタとを一体化してメモリ等の電子デバイスを搭載することは公知である（特許文献 1 参照）。このように、メモリ等の電子デバイスは、プロセスカートリッジに搭載される場合など、組み立てを簡易にするため、モジュール化されることがある。また、画像形成装置本体に着脱可能なカートリッジ等の外面に無線通信装置を取り付け、無線通信によってカートリッジ等から画像形成装置本体に情報を送信することは公知である。（特許文献 2 参照）。

【0 0 0 3】

【特許文献 1】

特開平 9 - 2 1 3 4 0 7 号公報

**【特許文献2】**

特開 2000-187415号公報

**【0004】****【発明が解決しようとする課題】**

しかしながら、プロセスカートリッジに搭載されるメモリ等の電子デバイスは、例えばプロセスカートリッジに固有の履歴情報等を記憶しており、外部から容易に着脱されると、記憶内容の書き換えや電子デバイスの交換などにより、記憶されている情報が正確でなくなることがある。また、プロセスカートリッジは、電子デバイスが誤って外された場合には、使用することができなくなることがある。

**【0005】** 本発明は、上述した背景からなされたものであり、装置本体に着脱可能なメモリチップにおいて、正確な情報を記憶することができるメモリチップ、このメモリチップを有するプロセスカートリッジ及びこれを有する画像形成装置を提供することを目的としている。

**【0006】**

**【課題を解決するための手段】** 上記目的を達成するため、本発明の第1の特徴とするところは、ユニットに取付けられるメモリチップであって、記憶機能を有する電子デバイスと、この電子デバイスを覆うカバーと、このカバーを前記ユニットの外側からは実質的に取外し不可とする固定手段とを具備するメモリチップにある。したがって、メモリチップを外部から取り外したり、誤って外れることを防止することができるので、装置本体の履歴などの正確な情報を記憶することができる。

**【0007】** 電子デバイスは、通信機能を有することが好ましい。固定手段は、弾性爪を有し、この弾性爪を前記ユニットに係止することにより、固定することが好ましい。カバーの内側にベースが固定され、このベースに弾性爪が設けられていることが好ましい。カバーは、ユニットと同一材料及び同一色であることが好ましい。ユニットは、凹部を有し、この凹部に前記カバーが嵌合し、陥没するように固定されることが好ましい。電子デバイスは、電子デバイス支持体に支持され、この電子デバイス支持体のカバーの内側に固定されていることが好ま

しい。電子デバイス支持体は、アンテナを有することが好ましい。また、ユニットは、少なくとも像担持体を有するプロセスカートリッジであることが好ましい。

【0 0 0 8】本発明の第 2 の特徴とするところは、画像形成装置本体に着脱自在に取付けられ、少なくとも像担持体を有するプロセスカートリッジであって、プロセスカートリッジ本体と、このプロセスカートリッジ本体に取付けられたメモリチップとを有し、このメモリチップは、記憶機能を有する電子デバイスと、この電子デバイスを覆うカバーと、このカバーを前記ユニットの外側からは実質的に取外し不可とする固定手段とを具備するプロセスカートリッジにある。

【0 0 0 9】本発明の第 3 の特徴とするところは、画像形成装置本体と、この画像形成装置本体に着脱自在に設けられ、少なくとも像担持体を有するプロセスカートリッジとを有し、このプロセスカートリッジは、記憶機能を有する電子デバイスと、この電子デバイスを覆うカバーと、このカバーを前記ユニットの外側からは実質的に取外し不可とする固定手段とを有するメモリチップを具備する画像形成装置にある。

#### 【0 0 1 0】

【発明の実施の形態】次に本発明の実施形態を図面に基づいて説明する。

図 1 において、本発明の実施形態に係る画像形成装置 1 の構成が例示されている。画像形成装置 1 は、画像形成装置本体 2、制御装置 3 及びプロセスカートリッジ 4 を含む。

画像形成装置本体 2 は、実際には後述するプロセスカートリッジ 4 を着脱することができ、制御装置 3 の制御によって動作する。

制御装置 3 は、制御装置本体 3 0、通信装置 3 2、記録装置 3 4、表示・入力装置（U I）3 6 及び無線通信部 3 8 から構成される。制御装置本体 3 0 は、R A M 及び書き込み可能な不揮発性メモリ（いずれも図示せず）などを含むメモリ 3 0 0 および C P U 3 0 2 などを含み、画像形成装置 1 の各構成部分の制御及び画像形成などの処理を行う。記録装置 3 4 は、例えば記録媒体 3 4 0 を介してプログラム及びデータの入出力を画像形成装置 1 の外部との間で行うことができる。無線通信部 3 8 は、後述するメモリチップ 4 2（図 5 乃至図 8 参照）との間で

無線による信号の送受信を行う。

プロセスカートリッジ 4 は、本体部 4 0 とメモリチップ 4 2 とを有し、制御装置 3 の制御によって動作する。メモリチップ 4 2 は、本体部 4 0 に固有の情報などを記憶し、さらに無線通信部 3 8 との間で無線による信号の送受信を行い、情報の更新があった場合には、更新された情報を記憶する。

【0 0 1 1】メモリチップ 4 2 は、本体部 4 0 において発生する、例えばトナー残量などの情報を、本体部 4 0 との間において直接通信するように接続されてもよいし、制御装置本体 3 0 及び無線通信部 3 8 を介して受信するように構成されてもよい。

ここで、本体部 4 0 が本発明の装置本体に対応し、画像形成装置本体 2 が本発明の画像形成装置本体に対応している。

【0 0 1 2】図 2 は、プロセスカートリッジ 4 を画像形成装置本体 2 に装着した状態の概略を示す図である。図 2 に示すように、画像形成装置本体 2 は、例えば、給紙部 2 0 0、給紙ローラ 2 0 2、2 0 4、レジストローラ 2 0 6、転写ローラ 2 0 8、定着ローラ 2 1 0 及び排出ローラ 2 1 2 などを含む。

プロセスカートリッジ 4 は、画像形成装置本体 2 の下方に設けられた給紙部 2 0 0 と、上方にもうけられた排出ローラ 2 1 2 との間に配置されている。上述したように、プロセスカートリッジ 4 は、本体部 4 0 とメモリチップ 4 2 とを有している。本体部 4 0 は、図 3 に示すように、第 1 のハウジング 4 6 及び第 2 のハウジング 4 8 を含み、第 1 のハウジング 4 6 と第 2 のハウジング 4 8 とは固定ピン 4 8 0 によって固定されている。第 1 のハウジング 4 6 は、帯電部 5 0（図 2）、例えば感光ドラムなどの像担持体 5 2 及びクリーニングブレード（図示せず）などを含む。第 2 のハウジング 4 8 は、トナー収容部 5 4、現像ローラ及びトナー規制ブレード（ともに図示せず）などを含み、表面にメモリチップ 4 2（図 9 参照）を嵌合し、固定する例えば円形の凹状に形成された窪みを含む凹部 4 8 2 を有する。凹部 4 8 2 は、メモリチップ 4 2 が無線通信部 3 8 との間で、無線通信によって信号を送受信すること、及びメモリチップ 4 2 の固定作業を容易にするため、第 2 のハウジング 4 8 の表面に設けられている。

【0 0 1 3】なお、制御装置 3 は、実際には画像形成装置本体 2 の内部又は

表面などに分散して配置される。例えば、制御装置本体 3 0（図 1，2）は、画像形成装置本体 2 の内部に配置され、表示・入力装置 3 6 は、画像形成装置本体 2 の表面に配置されている。

【0 0 1 4】次に、上記実施形態の作用について説明する。

画像形成装置 1 では、給紙部 2 0 0 に收容された用紙が給紙ローラ 2 0 2，2 0 4 によってレジストローラ 2 0 6 に向けて搬送された後、レジストローラ 2 0 6 によってプロセスカートリッジ 4 に向けて搬送される。そして、プロセスカートリッジ 4 において、帯電部 5 0 によって像担持体 5 2 が帯電され、制御装置本体 3 0 からの制御に基づいて図示しないレーザユニット部が画像形成（印刷など）を行う画像信号に応じたパターンで像担持体 5 2 にレーザビームを照射する。そして、レーザビームによって像担持体 5 2 に形成された静電パターンに対して、トナー收容部 5 4 に收容されたトナーが付着され、当該トナーが転写ローラ 2 0 8 によって用紙に転写される。その後、定着ローラ 2 1 0 において、上記転写されたトナーが用紙に熱定着され、当該用紙が排出ローラ 2 1 2 によって画像形成装置 1 の外部に排出される。制御装置 3 は、例えば印刷枚数などの更新された情報を無線通信部 3 8 を介し、メモリチップ 4 2 に送信する。メモリチップ 4 2 は、更新された情報を記憶する。

【0 0 1 5】次に、無線通信部 3 8 及びメモリチップ 4 2 に関し、それぞれの回路構成及び相互間で行われる通信について説明する。

図 4 は、無線通信部 3 8 の回路構成を示す図である。

図 5 は、メモリチップ 4 2 の回路構成を示す図である。

図 4 に示すように、無線通信部 3 8 の回路は、送受信制御部 3 8 0、変調回路 3 8 2、送信回路 3 8 6、受信回路 3 8 8、復調回路 3 8 4 及びアンテナ 3 9 0 から構成される。無線通信部 3 8 において、送受信制御部 3 8 0 は、無線通信部 3 8 の各構成部分の動作を制御する。そして、送受信制御部 3 8 0 は、制御装置本体 3 0 から入力されるデータを、変調回路 3 8 2 に対して出力する。また、送受信制御部 3 8 0 は、受信回路 3 8 8 により受信され、復調回路 3 8 4 により復調されたデータを、制御装置本体 3 0 に対して出力する。変調回路 3 8 2 は、送受信制御部 3 8 0 から入力されるデータを変調し、送信回路 3 8 6 に対して出力

する。送信回路 386 は、メモリチップ 42 に記憶させるデータ及びクロック信号などを含む電波信号を、アンテナ 390 を介して、メモリチップ 42 に対して出力する。

【0016】受信回路 388 は、メモリチップ 42 から送信される信号をアンテナ 390 を介して受信し、復調回路 384 に対して出力する。復調回路 384 は、受信回路 388 から入力される信号の変化から、メモリチップ 42 が送信したデータを復調し、送受信制御部 380 に対して出力する。

【0017】図 5 に示すように、メモリチップ 42 の回路は、メモリ 420、送信論理回路 422、受信論理回路 424、送信回路 426、受信回路 428、クロック再生回路 430、電源部 432 及びアンテナ 434 から構成される。なお、メモリチップ 42 は、図 6 から図 8 を用いて後述するように、メモリチップ 42 を構成する回路が電子デバイス支持体 442 に設けられ、さらに電子デバイス支持体 442 がカバー 436 とベース 438 とによって封止されるように構成されている。

【0018】受信回路 428、クロック再生回路 430 及び電源部 432 は、無線通信部 38 からメモリチップ 42 に対して電波信号が送信されると、当該電波信号をアンテナ 434 を介して受け入れる。メモリチップ 42 において、電源部 432 は、電波信号を受け入れると、電波信号による電磁誘導によって生じた電流を整流し、メモリチップ 42 の各構成部分に対して、それらの動作に必要な電力を供給する。メモリチップ 42 は、例えば電源部 432 によって発生させられる電圧よりも高い電圧が必要である場合には、本体部 40 から電力の供給を受けるように構成されてもよい。電力は、本体部 40 からメモリチップ 42 に対して、配線によって供給されてもよいし、メモリチップ 42 に電源用のコイル等をさらに設け、本体部 40 に供給されている交流から非接触で供給されてもよい。

【0019】クロック再生回路 430 は、電波信号を受け入れると、クロック信号を再生し、メモリチップ 42 を構成する各回路に対して出力する。受信回路 428 は、電波信号を受け入れると、電波信号に含まれるデータなどの信号をクロック再生回路 430 から入力されるクロック信号に同期して、受信論理回路

4 2 4 に対して出力する。受信論理回路 4 2 4 は、受信回路 4 2 8 から入力されるデータなどの信号をクロック再生回路 4 3 0 から入力されるクロック信号に同期して復調し、メモリ 4 2 0 に対して出力する。

【0 0 2 0】メモリ 4 2 0 は、例えば書き込み可能な不揮発性メモリ（図示せず）などを含み、クロック再生回路 4 3 0 から入力されるクロック信号に同期して、受信論理回路 4 2 4 から入力される信号がデータの書き込みを示す場合には、当該データの書き込み（記憶）を行い、データの読み出しを示す場合には、メモリ 4 2 0 に記憶されているデータを送信論理回路 4 2 2 に対して出力する。メモリ 4 2 0 に含まれる不揮発性メモリは、例えば E E P R O M 又は F e R A M（強誘電体メモリ）などであってもよい。

【0 0 2 1】送信論理回路 4 2 2 は、メモリ 4 2 0 から入力されるデータをクロック再生回路 4 3 0 から入力されるクロック信号に同期して変調し、送信回路 4 2 6 に対して出力する。送信回路 4 2 6 は、クロック再生回路 4 3 0 から入力されるクロック信号に同期し、送信論理回路 4 2 2 から入力された信号を、アンテナ 4 3 4 を介し、電波信号として無線通信部 3 8 に対し送信する。

【0 0 2 2】なお、電波信号として送受信される信号は、暗号化された後に電波信号に変換されて、送受信されるようにしてもよい。また、例えば許可された作業員などは、暗号化された電波信号を用いて、制御装置本体 3 0 以外の装置からメモリ 4 2 0 の内容を書き換えられるようにしてもよい。

【0 0 2 3】次に、メモリチップ 4 2 の形状及び構成について説明する。

図 6 乃至図 8 は、メモリチップ 4 2 の詳細を示す図である。

メモリチップ 4 2 は、例えば円形状のカバー 4 3 6、ベース 4 3 8 及び電子デバイス支持体 4 4 2 から構成される。カバー 4 3 6 は、例えば A B S 樹脂によって円形に形成されており、裏面周縁にはベース 4 3 8 に嵌合させる嵌合部 4 4 4 が設けられている。また、カバー 4 3 6 の裏面は、電子デバイス支持体 4 4 2 を嵌合させることができるように凹状に形成されており、さらに電子デバイス支持体 4 4 2 の位置を規定するため、例えば円周状の突起 4 4 6 を有する。突起 4 4 6 は、カバー 4 3 6 に電子デバイス支持体 4 4 2 を圧着しても、後述する電子デバイス 4 4 8 に圧力がかからない高さにされることが好ましい。

【0 0 2 4】電子デバイス支持体 4 4 2 は、メモリチップ 4 2 を構成する回路を収容する電子デバイス 4 4 8 と、アンテナコイルなどのアンテナ 4 3 4 とを含む。アンテナ 4 3 4 は、形状が例えば板状のアンテナである場合など、アンテナ 4 3 4 の形状に合わせて電子デバイス支持体 4 4 2 に形成されてもよい。電子デバイス 4 4 8 は、電子デバイス支持体 4 4 2 に配置されてメモリチップ 4 2 に収容されればよく、例えば C P U を含む場合など、電子デバイスの種類及び形状が異なる構成であってもよい。

【0 0 2 5】ベース 4 3 8 は、カバー 4 3 6 に対向する表面の周縁に、カバー 4 3 6 の嵌合部 4 4 4 を嵌合させる嵌合受け部 4 5 0 を有し、裏面の周縁に、例えば 2 つの弾性を有する爪状の弾性爪 4 5 2 が外側に向けて設けられている。弾性爪 4 5 2 は、カバー 4 3 6 の外周よりも外側に突出するように形成されている。

【0 0 2 6】電子デバイス支持体 4 4 2 は、電子デバイス 4 4 8 及びアンテナ 4 3 4 が設けられている面を、カバー 4 3 6 の裏面に対向させるようにしてカバー 4 3 6 に嵌合され、圧着される。また、電子デバイス支持体 4 4 2 は、アンテナ 4 3 4 とカバー 4 3 6 裏面とを接着剤で接着し、固定してもよい。カバー 4 3 6 は、嵌合部 4 4 4 をベース 4 3 8 の嵌合受け部 4 5 0 に嵌合することにより、カバー 4 3 6 の裏面に圧着された電子デバイス支持体 4 4 2 を封止する。

【0 0 2 7】次に、メモリチップ 4 2 の固定について詳述する。

図 9 は、第 2 のハウジング 4 8（図 3 参照）にメモリチップ 4 2 を固定した状態を示す拡大図である。

図 1 0 は、メモリチップ 4 2 を固定した状態の断面を示す拡大図である。

凹部 4 8 2 は、上述したように円形の凹状に形成されており、メモリチップ 4 2 の弾性爪 4 5 2 を受け入れるため、例えば 2 つの係合部 4 8 4 を有する。係合部 4 8 4 は、例えば弾性爪 4 5 2 と係合する穴部からなる。メモリチップ 4 2 は、弾性爪 4 5 2 がカバー 4 3 6 の外周よりも外側に突出していても、弾性爪 4 5 2 が弾性を有するため、凹部 4 8 2 に嵌挿される。弾性爪 4 5 2 は、メモリチップ 4 2 が凹部 4 8 2 に嵌挿されて、係合部 4 8 4 に挿入されると、弾性により凹部 4 8 2 の裏面に係止される。また、メモリチップ 4 2 は、高さが凹部 4 8 2 の

窪みよりも低くなるように形成されており、メモリチップ 4 2 の外形が凹部 4 8 2 に嵌合し、陥没した状態で固定される。

【0 0 2 8】すなわち、メモリチップ 4 2 は、第 2 のハウジング 4 8 に外部から容易に固定することができ、電子デバイス支持体 4 4 2 は、カバー 4 3 6 と、第 2 のハウジング 4 8 との間に配置される。さらに、メモリチップ 4 2 は、凹部 4 8 2 に陥没した状態で固定されるため、外部から取り外すことが困難になっている。また、弾性爪 4 5 2 は、固定されたメモリチップ 4 2 を外部から引き出すと破損するように、材質及び強度を調整されている。さらに、メモリチップ 4 2 は、カバー 4 3 6 と凹部 4 8 2 とが、それぞれ同一の色及び材質によって構成されることにより、プロセスカートリッジ 4 における取り付け位置が目立たなくなるようにされている。よって、メモリチップ 4 2 は、誤って外されにくく、誤って外されることによって、プロセスカートリッジ 4 が使用できなくなることを防止する。また、メモリチップ 4 2 を外部から故意に外すと、弾性爪 4 5 2 などの部材のいずれかが破損するので、外部からの取り外しによる不揮発性メモリの付け替え等を防止し、プロセスカートリッジ 4 に固有の正確な情報を記憶することができ、画像形成装置 1 の画質を確実に安定させることができる。

【0 0 2 9】なお、上述したように、第 1 のハウジング 4 6 と第 2 のハウジング 4 8 とは、固定ピン 4 8 0 によって固定されており、固定ピン 4 8 0 を取り外すことにより分離される。分離された第 2 のハウジング 4 8 は、内側からメモリチップ 4 2 を、弾性爪 4 5 2 が破損することなく取り外すことができるように構成されている。また、固定ピン 4 8 0 は、許可された作業者等のみが取り外せるように構成されている。

【0 0 3 0】以上のように、メモリチップ 4 2 は、弾性爪 4 5 2 により第 2 のハウジング 4 8 に容易に取り付けることができるとともに、外部から取り外すことを防止する。プロセスカートリッジ 4 を廃棄する場合など、メモリチップ 4 2 が不要になった場合には、弾性爪 4 5 2 を壊すことにより、外部から容易にメモリチップ 4 2 を取り外すことができる。また、メモリチップ 4 2 は、制御装置本体 3 0 との通信を無線通信とすることにより、プロセスカートリッジ 4 の表面側に取り付けられるため、トナーなどによる汚れを防止することもできる。

【0031】なお、上記実施形態におけるメモリチップ42と、制御装置本体30との間の無線による通信は一例であって、例えばベース438に配線を通す穴部等を設け、配線による通信としてもよい。また、メモリチップ42は、ベース438を凹部482と同一の色及び材質とし、電子デバイス支持体442をベース438の裏面に接着し、カバー436を用いない構成としてもよい。

#### 【0032】

【発明の効果】以上述べたように、本発明によれば、メモリチップのカバーをユニットの外側からは実質的に取外し不可としたので、正確な情報を記憶することができる。

#### 【図面の簡単な説明】

【図1】本発明の実施形態に係る画像形成装置の構成を例示する図である。

【図2】本発明の実施形態に係るプロセスカートリッジを画像形成装置本体に装着した状態の概略を示す図である。

【図3】本発明の実施形態に係るプロセスカートリッジを示す斜視図である。

【図4】本発明の実施形態に係る画像形成装置の無線通信部の回路構成を示す図である。

【図5】本発明の実施形態に係るメモリチップの回路構成を示す図である。

【図6】本発明の実施形態に係るメモリチップの外形を示す図であって、図6（A）はメモリチップの正面図であり、図6（B）はメモリチップの側面図である。

【図7】本発明の実施形態に係るメモリチップの分解斜視図である。

【図8】本発明の実施形態に係るメモリチップの断面図である。

【図9】本発明の実施形態に係るメモリチップを第2のハウジングに固定した状態を示す拡大図である。

【図10】図9に示した状態の断面を示す拡大図である。


#### 【符号の説明】

- 1・・・画像形成装置
- 2・・・画像形成装置本体
- 3・・・制御装置


- 3 0 . . . 制御装置本体
- 3 8 . . . 無線通信部
- 4 . . . プロセカートリッジ
  - 4 0 . . . 本体部
  - 4 2 . . . メモリチップ
    - 4 2 0 . . . メモリ
    - 4 3 4 . . . アンテナ
    - 4 3 6 . . . カバー
    - 4 3 8 . . . ベース
    - 4 4 2 . . . 電子デバイス支持体
    - 4 4 8 . . . 電子デバイス
    - 4 5 2 . . . 弾性爪
  - 4 6 . . . 第 1 のハウジング
  - 4 8 . . . 第 2 のハウジング
    - 4 8 0 . . . 固定ピン
    - 4 8 2 . . . 凹部
    - 4 8 4 . . . 係合部

【書類名】 図面


【図 1】




【図 2】



【図 3】




【図 4】




38

【図 5】




【図 6】


(A)




(B)




【図 7】




【図 8】



【図 9】



【図 10】



【書類名】 要約書

【要約】

【課題】 ユニットに取付けられ、正確な情報を記憶することができるメモリチップ、このメモリチップを有するプロセスカートリッジ及びこれを有する画像形成装置を提供する。

【解決手段】 電子デバイス支持体 4 4 2 は、電子デバイス 4 4 8 及びアンテナ 4 3 4 が設けられている面を、カバー 4 3 6 の裏面に対向させるようにカバー 4 3 6 に嵌合され、圧着される。ベース 4 3 8 は、カバー 4 3 6 に対向する表面の周縁に、カバー 4 3 6 の嵌合部 4 4 4 を嵌合させる嵌合受け部 4 5 0 を有し、裏面の周縁に、2つの弾性を有する爪状の弾性爪 4 5 2 が設けられている。第2のハウジングは、表面にメモリチップ 4 2 を嵌合し、固定するための凹部 4 8 2 を有する。凹部 4 8 2 は、円形の凹状に形成されており、メモリチップ 4 2 の弾性爪 4 5 2 を受け入れる2つの係合部 4 8 4 を有する。

【選択図】 図 8

特願 2 0 0 2 - 3 7 1 5 6 2

出 願 人 履 歴 情 報

識別番号

[ 0 0 0 0 0 5 4 9 6 ]

1. 変更年月日

1 9 9 6 年 5 月 2 9 日

[変更理由]

住所変更

住 所

東京都港区赤坂二丁目 1 7 番 2 2 号

氏 名

富士ゼロックス株式会社